ModelSim & Verilog - Язык Проектирования Схем §11 Часть 2/5

Verilog & ModelSim §11 Часть 2/5 Настройка отображения временных диаграмм и её сохранение: 00:00 - добавление недостающих сигналов; 07:59 - настройка отображения временных диаграмм; 14:15 - сохранение настройки отображения временных диаграмм в файл; 16:30 - подключение файла настроек; 26:00 - разбор содержимого файла настроек; 38:30 - показ результатов симуляции из wlf-файла. Часть 1/5:    • ModelSim & Verilog  - Язык Проектирования ...   Часть 3/5:    • ModelSim & Verilog  - Язык Проектирования ...   Другие видео на тему: Verilog HDL - язык проектирования схем:    • Verilog - Язык Проектирования Схем   Подключаем к ПЛИС(FPGA):    • Подключаем к ПЛИС(FPGA)   Quartus Prime:    • Quartus   Цифровая схемотехника:    • Цифровая схемотехника