Лекция №3 "Языки описания аппаратуры, часть 2"

Добро пожаловать на курс лекций "FPGA для начинающих". На третьей лекции мы более подробно поговорим про язык SystemVerilog. А также научимся писать базовые RTL-модули. План лекции: Разбор синтезируемых конструкций SystemVerilog Примеры модулей (мультиплексор, демультиплексор, выделитель фронта, RAM, FIFO, FSM) Основные несинтезируемые конструкции SystemVerilog (работа со временем, функции и таски, очереди и mailbox) Слайды: https://github.com/stcmtk/fpga-webina...
Модули, рассмотренные на лекции: https://github.com/stcmtk/fpga-webina...
Вебинар-версия лекции с вопросами/ответами в комментариях и живым общением после лекции на Twitch:   / 624797615   Страница курса: https://metrotek.center/fpga-webinar....